



PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Kunihiro TSUBOSAKI

Serial No.: 09/917,854

Group Art Unit:Unassigned

Filed: July 31, 2001

Examiner:Unassigned

For: SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE
SEMICONDUCTOR DEVICE

CLAIM FOR PRIORITY

Commissioner for Patents
Washington, D.C. 20231

Sir:

The benefit of the filing date of the following prior foreign application filed in the following country is hereby requested for the above-identified application and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Patent Appl. No. 2000-233939 filed on August 02, 2000.

In support of this claim, a certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. 119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,

PARKHURST & WENDEL, L.L.P.

Charles A. Wendel
Registration No. 24,453

November 16, 2001

Date

CAW/ddh

Attorney Docket No. DAIN:644

PARKHURST & WENDEL, L.L.P.

1421 Prince Street, Suite 210

Alexandria, Virginia 22314-2805

Telephone: (703) 739-0220

(rev. 10/97)



本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2 0 0 0 年 8 月 2 日

出 願 番 号

Application Number:

特願 2 0 0 0 - 2 3 3 9 3 9

出 願 人


Applicant(s):

大日本印刷株式会社

2 0 0 1 年 8 月 3 1 日

特 許 庁 長 官
Commissioner,
Japan Patent Office

及 川 耕 造



出証番号 出証特 2 0 0 1 - 3 0 7 8 9 1 2

【書類名】 特許願
 【整理番号】 P000931
 【提出日】 平成12年 8月 2日
 【あて先】 特許庁長官殿
 【国際特許分類】 H05K 1/00
 H05K 3/46
 H01L 21/90
 H01L 23/48

【発明者】

【住所又は居所】 東京都新宿区市谷加賀町一丁目1番1号 大日本印刷株式会社内

【氏名】 坪崎 邦宏

【特許出願人】

【識別番号】 000002897
 【氏名又は名称】 大日本印刷株式会社
 【代表者】 北島 義俊

【代理人】

【識別番号】 100111659

【弁理士】

【氏名又は名称】 金山 聰

【手数料の表示】

【予納台帳番号】 013055
 【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1
 【物件名】 図面 1
 【物件名】 要約書 1
 【包括委任状番号】 9808512
 【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及びその作製方法

【特許請求の範囲】

【請求項1】 半導体チップの電極形成側の面上に配設された絶縁層上に配線を形成した半導体装置であって、絶縁層上に形成された配線と半導体チップの電極とは、半導体チップの電極上に設けられた接続部を介して電気的に接続されていることを特徴とする半導体装置。

【請求項2】 請求項1において、接続部が、ワイヤバンプであることを特徴とする半導体装置。

【請求項3】 請求項1において、接続部が、半導体チップの電極上に設けられたワイヤバンプと、ワイヤバンプ上に更に設けられた導電性ペースト硬化物から成ることを特徴とする半導体装置。

【請求項4】 請求項1において、接続部が、半導体チップの電極上に設けられたメタル層と、メタル層上に設けられた導電性ペースト硬化物からなることを特徴とする半導体装置。

【請求項5】 請求項1ないし4において、絶縁層上に形成された配線を覆うソルダーレジスト層を設け、ソルダーレジスト層の開口した外部端子形成領域に半田ボールからなる外部端子を形成していることを特徴とする半導体装置。

【請求項6】 請求項1ないし5において、半導体チップの、電極形成側の面と対向する面にも絶縁層が形成されていることを特徴とする半導体装置。

【請求項7】 半導体チップの電極形成側の面上に配設された絶縁層上に配線を形成した半導体装置で、絶縁層上に形成された配線と半導体チップの電極とは、半導体チップの電極上に設けられた接続部を介して、電気的に接続されている半導体装置を作製する、半導体装置の作製方法であって、ウエハプロセスを完了後、ウエハ状態のまま、順に、(a) 各半導体チップの電極上にワイヤボンディングによりワイヤバンプを形成し、更に必要に応じ、ワイヤバンプ上に導電性ペースト硬化物を配設するか、あるいは、各半導体チップの電極上に無電界めつき又はスパッタ法等によりメタル層を形成し、この上に導電性ペースト硬化物を配設し、絶縁層上に形成された配線と半導体チップの電極との接続部を形成する

接続部形成工程と、(b)接続部を覆う厚さで、電極形成側の面上に絶縁層を配設する絶縁層形成工程と、(c)接続部を露出するように、絶縁層を研磨して薄くする絶縁層研磨工程と、(d)接続部を含み、絶縁層面上に、無電解めっきを行い無電解めっき層(シードメタル層とも言う)を形成する無電解めっき層形成工程と、(e)無電解めっき層を給電層として、無電解めっき層上に、配線形成領域のみに選択的に電解めっきを施し、配線部を形成する電解めっき工程と、(f)配線部領域以外の無電解めっき層をエッティング除去するエッティング工程と、(g)絶縁層上に形成された配線部を覆うようにソルダーレジスト層を設けた後、外部端子形成領域を開口する、ソルダーレジスト層形成工程と、(h)ソルダーレジスト層の開口した外部端子形成領域に半田ボールを形成して、外部端子とする、半田ボール形成工程とを行った後、個別の半導体装置に切り出す切断工程を行うことを特徴とする半導体装置の作製方法。

【請求項8】 請求項7における、電解めっき工程は、無電解めっき層上に所定形状のレジスト像を形成し、これを耐めっきマスクとして、選択めっきを行なうものであることを特徴とする半導体装置の作製方法。

【請求項9】 請求項8において、無電解めっき層上の所定形状のレジスト像除去した後、配線部を損なわないように、露出した無電解めっき層をソフトエッティングにより、除去することを特徴とする半導体装置の作製方法。

【請求項10】 請求項7ないし9において、絶縁層研磨工程後、絶縁層面を粗化する粗面化処理を行なった後、無電解めっき層形成工程を行なうことを特徴とする半導体装置の作製方法。

【請求項11】 請求項7ないし10において、スクリーン印刷法により、配線部を覆うように感光性のソルダーレジストを設け、該感光性のソルダーレジストの所定の領域のみを露光して、更に現像して、外部端子形成領域を開口するものであることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は半導体装置とその作製方法に関し、特に、半導体チップの電極形成側

の面に、外部端子を再配置した半導体装置とその作製方法に関する。

【0002】

【従来の技術】

近年、半導体装置は、電子機器の高性能化と軽薄短小化の傾向（時流）から LSI の ASIC に代表されるように、ますます高集積化、高機能化、小型化が進んでいる。

従来は、ウエハ工程を経たウエハに対し、裏面研磨を施してから、ダイシングを行い、各ペレット（チップないし半導体素子とも言う）に切断分離した後、ペレット毎に、ダイボンディング、ワイヤボンディング、樹脂封止等を行い、半導体装置を組み上げており、ワイヤボンディング法による半導体素子とリードフレームの電気接続が行なわれていた。

近年、高速信号処理の点でワイヤボンディングに優れる、チップのバンプを用いたフリップチップ接続が採られるようになってきた。

フリップチップ接続には、パッケージングされていないチップをそのままプリント基板に搭載するペアチップ実装という方法もあるが、取り扱いが難しく、信頼性保証の観点からは、パッケージングされたバンプ付き半導体装置が望ましい。

【0003】

最近では、パッケージングされたバンプ付き半導体装置を形成する方法として、ウエハレベルで、配線、外部端子部（メタルポストからなる）形成、樹脂封止、バンプ形成を行った後、各半導体措置に切断分離して、CSP (Chip Scale Package) を形成する製造方式が提案されている。 (Chip Scale International 99 / SEMI 1999)

尚、このようにして作製されたCSPをウエハレベルCSPとも言う。

そして、このような半導体装置の作製を、ここでは、ウエハレベルでの半導体装置の作製と言う。

図9にその一部断面を示す。

図9中、610は半導体チップ（単にチップとも言う）、615は電極（端子とも言う）、620はSiNパッシベーション層、625はポリイミド層、63

0は配線、631はシードメタル層、632は電解銅めっき層、640は樹脂封止層（エポキシ樹脂層）、650メタルポスト（電解銅めっき層で、外部端子部とも言う）、660はバリアメタル、670は半田ボールである。この方式によるCSPでは、チップの端子が、チップ面上に形成した再配線層と接続して、再配置された外部端子部（メタルポストとも言う）650に接続され、外部端子部（メタルポスト）650がバリアメタル層660を介して、半田ボール670に接続され、更に、半田ボールをバンプとして、プリント基板に半田接続されるため、従来の、フリップチップ接続によるチップのプリント基板への搭載に近い形態である。

尚、メタルポストを埋めるように樹脂封止層が形成されている。

【0004】

この方式においては、構造上、メタルポストは半田ボール径の2/3程度の径（100～200μm）が必要であり、また、その高さは約100μmであるため、太く剛性が大きい。

したがって、個片化後（個別の半導体装置の状態で）、基板に実装された状態で温度変化を繰り返し受けると、Siチップと実装基板間の熱膨張係数差（ $\Delta\alpha$ ）に起因する熱歪みが発生し、メタルポスト下部のSiチップクラックを生じるという問題がある。

また、チップの回路面側のみ樹脂封止する構造であるため、反りが発生し、半田ボールの平坦度が悪く、実装歩留まりが悪いという問題もある。

【0005】

【発明が解決しようとする課題】

このように、上記ウエハレベルCSP（Chip Scale Package）においては、基板に実装された状態で温度変化を繰り返し受けると、メタルポスト下部のSiチップクラックを生じるという問題や、チップの回路面側のみ樹脂封止する構造であるため、反りが発生し、半田ボールの平坦度が悪く、実装歩留まりが悪いという問題があり、その対応が求められていた。

本発明は、これに対応するためのもので、基板に実装された状態での温度変化によるSiチップクラックを生じにくい構造の、更には、反りが発生しにくく、

実装歩留まりの良い構造の、半導体チップの電極形成側の面に、外部端子を再配置した半導体装置を提供しようとするものである。

同時に、そのような半導体装置の作製方法を提供しようとするものである。

【0006】

【課題を解決するための手段】

本発明の半導体装置は、半導体チップの電極形成側の面上に配設された絶縁層上に配線を形成した半導体装置であって、絶縁層上に形成された配線と半導体チップの電極とは、半導体チップの電極上に設けられた接続部を介して電気的に接続されていることを特徴とするものである。

そして、上記において、接続部が、ワイヤバンプであることを特徴とするものである。

あるいは、上記において、接続部が、半導体チップの電極上に設けられたワイヤバンプと、ワイヤバンプ上に更に設けられた導電性ペースト硬化物から成ることを特徴とするものである。

あるいは、上記において、接続部が、半導体チップの電極上に無電界めっき法又はスパッタ法等により設けられたメタル層と、メタル層上に設けられた導電性ペースト硬化物からなることを特徴とするものである。

そしてまた、上記において、絶縁層上に形成された配線を覆うソルダーレジスト層を設け、ソルダーレジスト層の開口した外部端子形成領域に半田ボールからなる外部端子を形成していることを特徴とするものである。

また、上記において、半導体チップの、電極形成側の面と対向する面にも絶縁層が形成されていることを特徴とするものである。

【0007】

本発明の半導体装置の作製方法は、半導体チップの電極形成側の面上に配設された絶縁層上に配線を形成した半導体装置で、絶縁層上に形成された配線と半導体チップの電極とは、半導体チップの電極上に設けられた接続部を介して、電気的に接続されている半導体装置を作製する、半導体装置の作製方法であって、ウエハプロセスを完了後、ウエハ状態のまま、順に、(a) 各半導体チップの電極上にワイヤボンディングによりワイヤバンプを形成し、更に必要に応じ、ワイヤ

バンプ上に導電性ペースト硬化物を配設するか、あるいは、各半導体チップの電極上に無電界めっき又はスパッタ法等によりメタル層を形成し、この上に導電性ペースト硬化物を配設し、絶縁層上に形成された配線と半導体チップの電極との接続部を形成する接続部形成工程と、(b)接続部を覆う厚さで、電極形成側の面上に絶縁層を配設する絶縁層形成工程と、(c)接続部を露出するように、絶縁層を研磨して薄くする絶縁層研磨工程と、(d)接続部を含み、絶縁層面上に、無電解めっきを行い無電解めっき層(シードメタル層とも言う)を形成する無電解めっき層形成工程と、(e)無電解めっき層を給電層として、無電解めっき層上に、配線形成領域のみに選択的に電解めっきを施し、配線部を形成する電解めっき工程と、(f)配線部領域以外の無電解めっき層をエッティング除去するエッティング工程と、(g)絶縁層上に形成された配線部を覆うようにソルダーレジスト層を設けた後、外部端子形成領域を開口する、ソルダーレジスト層形成工程と、(h)ソルダーレジスト層の開口した外部端子形成領域に半田ボールを形成して、外部端子とする、半田ボール形成工程とを行った後、個別の半導体装置に切り出す切断工程を行うことを特徴とするものである。

そして、上記における、電解めっき工程は、無電解めっき層上に所定形状のレジスト像を形成し、これを耐めっきマスクとして、選択めっきを行なうものであることを特徴とするものである。

そしてまた、上記において、無電解めっき層上の所定形状のレジスト像除去した後、配線部を損なわないように、露出した無電解めっき層をソフトエッティングにより、除去することを特徴とするものである。

また、上記において、絶縁層研磨工程後、絶縁層面を粗化する粗面化処理を行なった後、無電解めっき層形成工程を行なうことを特徴とするものである。

また、上記において、スクリーン印刷法により、配線部を覆うように感光性のソルダーレジストを設け、該感光性のソルダーレジストの所定の領域のみを露光して、更に現像して、外部端子形成領域を開口するものであることを特徴とするものである。

【0008】

【作用】

本発明の半導体装置は、上記のような構成にすることにより、基板に実装された状態での温度変化によるSiチップクラックが生じにくくものとすることができる。

特に、接続部がワイヤバンプである場合、半導体チップの電極形成側の面上に配設された絶縁層上に配線を形成した半導体装置で、絶縁層上に形成された配線と半導体チップの電極とは、半導体チップの電極上に形成されたワイヤバンプを介して、電気的に接続されており、このワイヤバンプを軟らかく延性の高いAuワイヤ等で形成し、かつ、その形状を細く高く形成することにより、繰り返し熱応力を受けても、ワイヤバンプ自身が変形することで応力を緩和し、Siチップクラックを生じにくくできる。

従来のウエハレベルCSPの構造ではメタルポストが硬く太い為に、自己変形することができず、相対的に強度が弱い、Siチップ表面または半田ボール接続部等にクラックが生じていた。

また、接続部が、半導体チップの電極上に設けられたワイヤバンプと、ワイヤバンプ上に更に設けられた導電性ペースト硬化物から成る場合は、絶縁層形成工程を容易に行なうことができると同時に、繰り返し熱応力を受けた時の接続信頼性をさらに高めることができる。

即ち、ワイヤバンプ上に導電性ペーストを形成する際に、背を高く、また先端を尖らせるようにすることで、後述する絶縁層としてエポキシ系材料をラミネートする工程で、接続部が変形すること無く、絶縁層を良く貫通することができる。

また、接続部が半導体チップの電極上に設けられたメタル層と、その上に更に設けられた導電性ペースト硬化物から成る場合には、接続部形成工程をウエハ単位で一括処理できるため、加工量を削減できる。

また導電ペースト硬化物はその熱膨張係数を絶縁層と比較的一致させることができ、かつ、柔軟性を持つため、繰り返し熱応力をうけても、それ自身がクラックすることではなく、従って、接続信頼が高い。

また、半導体チップの、電極形成側の面と対向する面にも絶縁層が形成されていることにより、反りが発生しにくく、実装歩留まりの良いものとしている。

また、絶縁層上に形成された配線を覆うソルダーレジスト層を設け、ソルダーレジスト層の開口した外部端子形成領域に半田ボールからなる外部端子を設ける、その作製が容易な形態が採れる。

【0009】

本発明の半導体装置の作製方法は、上記のような構成にすることにより、基板に実装された状態での温度変化によるSiチップクラックを生じにくく、かつ、接続部が破壊され難い構造の、更には、反りが発生しにくく、実装歩留まりの良い構造の、半導体チップの電極形成側の面に、外部端子を再配置した半導体装置の作製方法の提供を可能とするものである。

【0010】

【発明の実施の形態】

本発明を実施の形態を挙げて説明する。

図1は本発明の半導体装置の実施の形態の第1の例の一部断面図で、図2は本発明の半導体装置の実施の形態の第2の例の一部断面図で、図3は本発明の半導体装置の実施の形態の第3の例の一部断面図で、図4は本発明の半導体装置の実施の形態の第4の例の一部断面図で、図5は図1に示す第1の例の半導体装置の作製の一部工程図で、図6は図1に示す本発明の半導体装置の実施の形態の第1の例の図4に続く工程を示した工程断面図で、図7は図2に示す第2の例の半導体を作製する際に導電性ペーストをワイヤバンプに形成した図、図8は図4に示す第4の例の半導体を作製する際に導電性ペースト硬化部を形成した図、図9は従来のウエハレベルCSPの一部断面図である。

図1～図8中、110は半導体チップ、115は電極（端子とも言う）、120はパッシベーション層、130は接続部、131はワイヤバンプ、133は無電解めっき層、135は導電性ペースト硬化物、140、145は絶縁層、150は配線（配線部とも言う）、151は無電解めっき層（シードメタル層）、152は電解めっき層（配線の主層）、153は電解めっき層（バリアメタル層）、160はソルダーレジスト層、170は半田ボール（半田バンプ）である。

【0011】

はじめに、本発明の半導体装置の実施の形態の第1の例を、図1に基づいて説

明する。

本例は、半導体チップ110の電極115形成側の面上に配設された絶縁層140上に配線150を形成した半導体装置で、絶縁層140上に形成された配線150と半導体チップ110の電極115とは、半導体チップ110の電極115上に設けられたワイヤバンプ131を接続部(130)として、電気的に接続されている。

そして、絶縁層140上に形成された配線150を覆うソルダーレジスト層160を設け、半田ボールを設ける配線の外部端子形成領域を開口して、ここに半田ボールからなる外部端子170を形成している。

半導体チップ110、電極115、パッシベーション層120(図4(a)の状態)までは、通常の半導体プロセスで形成されるもので、電極はA1電極が一般的で、パッシベーション層120としては、SiN膜またはSiN膜+ポリイミド層が通常用いられる。

ワイヤバンプ131は、絶縁層140を貫通するように形成されており、金線等をワイヤボンディングにより電極115上に形成したもので、半導体チップ面にほぼ直交する方向にワイヤを突起状に残したものを、後述するように、絶縁層140とともに研磨し、平坦面を絶縁層から露出させ、絶縁層面と同じ高さの所定高さにしたものである。

配線150は、無電解めっき層(シードメタル)151上に、電解めっき層152、153を形成したものである。

電解めっき層152は、配線の主層となるもので、導電性の面、コスト面から一般には銅層を主体としたものが用いられるがこれに限定はされない。

電解めっき層153はバリアメタル層で、半田ボール170と電解めっき層152間の合金層形成を防止するために設けたもので、例えば、電解めっき152上に順次電解Niめっき1~2μm厚、Auめっき0.1μm層を設けて、バリアメタル層としたものが挙げられる。

絶縁層140としては、絶縁性、処理特性、機械的強度、耐性等に優れたものであれば限定されないが、例えば、ラミネート法により形成された、エポキシ樹脂、あるいはトランスファー・モルド法により形成されたシリカフィラー入りエポ

キシ樹脂からなるものを、熱応力を緩和する目的から約100μm厚程度（ワイヤバンプ高さはこれに合す）とし、絶縁層140としたものが挙げられる。

ソルダーレジスト層160としは、処理性の良い感光性のものが好ましいが限定はされない。

【0012】

次に、本発明の半導体装置の実施の形態の第2の例を、図2に基づいて説明する。

本例も、第1の例と同様、半導体チップ110の電極115形成側の面上に配設された絶縁層140上に配線150を形成した半導体装置で、絶縁層140上に形成された配線150と半導体チップ110の電極115とを接続したものであるが、本例では、絶縁層140上に形成された配線150と半導体チップ110の電極115とが、半導体チップ110の電極115上に設けられたワイヤバンプ131とワイヤバンプ131上に更に突起状に形成された導電性ペースト硬化物135を合せた接続部（130）により電気的に接続されている。

その他の点は、第1の例と同じで、ここでは説明を省略する。

導電性ペースト135としては、銀ペースト、銅ペースト等が使用できる。

本例は、作製する際、後述するように、接続部の高さを高くするとともに、その先端を鋭く尖らせることが可能である。

【0013】

次に、本発明の半導体装置の実施の形態の第3の例を、図3に基づいて説明する。

本例は、第2の例において、更に、半導体チップ110の、電極115形成側の面と対向する面にも絶縁層145が形成されているものである。

その他の点は第2の例と同じで、ここでは説明を省略する。

絶縁層145は、絶縁層140と同様なものを用いることができる。

絶縁層140、絶縁層145を半導体チップ110の両面に設けていることにより反りの発生を防止しており、これより、基板実装の際の歩留まり向上が期待できる。

【0014】

次に、本発明の半導体装置の実施の形態の第4の例を、図4に基づいて説明する。

本例も、第1の例と同様、半導体チップ110の電極115形成側の面上に配設された絶縁層140上に配線150を形成した半導体装置で、絶縁層140上に形成された配線150と半導体チップ110の電極115とを接続したものであるが、第1の例～第3の例のようにワイヤバンプを設けるものではなく、本例では、絶縁層140上に形成された配線150と半導体チップ110の電極115とが、半導体チップ110の電極115上に、設けられたメタル層133とその上に設けられた導電性ペースト硬化物135により電気的に接続されている。

その他の点は、第1の例と同じで、ここでは説明を省略する。

【0015】

次いで、図1に示す第1の例の半導体装置の作製方法の1例を、図5、図6に基づいて説明する。

これを以って、本発明の半導体装置の作製方法の実施の形態の1例の説明とする。

電極115領域を開口した状態でパッシベーション層120を配設したウエハプロセスを完了後のウエハを用意し、ウエハ状態のまま、各半導体チップ110(図5 (a))に、以下の処理を施す。

先ず、各半導体チップ110の電極115上にワイヤボンディングによりワイヤバンプ131を形成する。(図5 (b))

次いで、ワイヤバンプ131を覆う厚さで、電極形成側の面上に絶縁層140を配設する。(図5 (c))

絶縁層140を加熱硬化した後、絶縁層140を研磨して所定厚さに薄くし、ワイヤバンプ131を露出させる。(図5 (d))

この際、通常、ワイヤバンプ131も一部研磨され、平坦面が露出する。

【0016】

次いで、必要に応じ、絶縁層140の面の粗化を行い、Pdイオンを含む溶液に浸漬する等の方法により、表面を活性化して無電解めっきを行い、無電解めっき層151を形成する。(図5 (e))

無電解めっきとしては、無電解銅めっき、無電解ニッケルめっきが挙げられる

これにより、無電解めっき層151とワイヤバンプとは電気的に接続する。

【0017】

次いで、無電解めっき層上に、フォトリソ法により所定形状のレジスト像を形成し（図示していない）、これを耐めっきマスクとして、無電解めっき層を給電層として、選択的に電解めっきを施し、電解めっき層152、153を形成する

これにより、配線部は形成される。

電解めっき層152は、配線の主体で、通常は銅を主体とするものであり、電解めっき層153は、Niめっき層、Auめっき層をこの順に積層した等の、バリアメタル層であり、公知のめっき法により形成できる。

【0018】

次いで、無電解めっき層上のめっきマスクとしてのレジストを除去した（図6f）後、配線部を損なわないように、露出した無電解めっき層151をソフトエッチングにより、除去する。（図6（g））

【0019】

次いで、スクリーン印刷法により、配線部150を覆うように感光性のソルダーレジストを設け、感光性のソルダーレジストの所定の領域のみを露光して、更に現像して、配線150の外部端子形成領域を開口する。（図6（h））

これによりソルダーレジスト層160が形成される。

【0020】

次いで、ソルダーレジスト層160の開口部に、半田ボールからなる外部端子をリフロー形成する。（図6（i））

これにより、配線150に半田ボール170が接続形成され、電極115は接続部130、配線150を介して、半田ボール170に接続される。

半田は、所定領域にスクリーン印刷法で塗布後リフロー、またはボール搭載法等により配設する。

半田ボールは、通常、0.2~0.5mm ϕ 程度である。

【0021】

この後、切斷分離して、各半導体チップ毎に、外部端子が再配置された個別の半導体装置を得る。

【0022】

図2に示す第2の例の半導体装置の作製は、上記の作製方法と同様に、半導体チップ110の電極115上にワイヤバンプ131を形成した後、更に、ワイヤバンプ131上に、導電性ペーストの加熱硬化処理等を経て、導電性ペースト硬化物135を、突起状に形成し、ワイヤバンプ131と導電性ペースト135とを合せて接続部130（図5（b）のワイヤバンプ131に相当）とする。

導電性ペースト硬化物135の形成方法としては、例えば、銀ペーストを均一な厚さに（50μm程度）にスキージーした面に、ワイヤバンプ131形成済のウエハをワイヤバンプ先端が銀ペースト面に接触するようにし、その後、引き上げて先端が尖った銀ペースト突起を形成し加熱、硬化する方法が挙げられるが、これに限定はされない。

そして、上記の作製方法と同様に、絶縁層140を接続部130を覆うように配設した後、研磨して絶縁層を所定の厚さに薄くし、接続部を露出する。

この場合は、導電性ペースト硬化物135の平坦面が露出する。

以下は、上記作製方法と同様の各処理を施し、図2に示す第2の例の半導体装置をえることができる。

【0023】

図3に示す第3の例の半導体装置の作製は、第2の例の半導体装置を作製した後、更に、半導体チップの、電極形成側の面と対向する面にも絶縁層145を形成することによって得ることができる。

絶縁層145の形成は絶縁層140の形成と同様に行なうことができる。

【0024】

図4に示す第4の例の半導体装置の作製は、上記の作製方法と同様に、半導体チップ110の電極115上にワイヤバンプ131を形成せず、電極115側から、無電解Niめっき層、無電解金めっき層からなる2層、またはスパッタ法により形成されたTi、Pdから成る2層、等のメタル層133を下地メタル層と

して形成した後、更に、その上に導電性ペースト硬化物135を、メタルマスク印刷法による導電性ペースト塗布、及び加熱硬化処理等を経て、突起状に形成し、これらを合せて接続部130とする。

以下の工程は、第2の例の半導体装置の作製の場合と同様に行なうことができる。

【0025】

【実施例】

（実施例1）

実施例1は、図1に示す第1の例の半導体装置を、図5、図6に示す工程にて作製したものである。

図5、図6に基づいて説明する。

ウエハプロセスを終えたウエハの各半導体チップ（図5（a）に相当）に対し、電極115上に、 $30\ \mu\text{m}\phi$ の太さのAuワイヤにて、 230°C にてボンディングし、高さ約 $100\ \mu\text{m}$ にワイヤバンプ131を形成した。（図5（b））

次いで、 $100\ \mu\text{m}$ 厚のエポキシ系絶縁材料（味素株式会社製、ABF-SH）を、真空ラミネートし、更に、 170°C で1時間熱処理して硬化し、絶縁層140を形成した。（図5（c））

本実施例では、ラミネートにより、ワイヤバンプ131が絶縁材料層に突き刺さった状態で、且つ、絶縁層140がワイヤバンプ131を覆っている。

次いで、研磨機により、絶縁層140面を研磨し、 $90\ \mu\text{m}$ の厚さまで薄くし、ワイヤバンプ131先端を平坦な状態で、露出させた。（図5（d））

次いで、絶縁層140の表面部を、過マンガン酸カリウム溶液に浸漬して、粗化し、水洗後、以下の条件で無電解ニッケルめっきを施し、絶縁層140表面を覆うように、 $0.5\ \mu\text{m}$ の厚さに無電解めっき層151を形成した。（図5（e））

＜無電解ニッケルめっき＞

センシタイジング；S-10X（上村工業製） 3分

アクチベーティング；A-10X（上村工業製） 3分

無電解めっき；NPR-4（上村工業製） 1分

【0026】

次いで、無電解めっき層151上に、東京応化製のレジストPME R-A R 9 0 0を、バーコータにより12μmの厚み（プリベーク後）に塗布形成し、露光現像を行い、配線の形状に合せた開口を有するレジストを形成した（図示していない）後、無電解めっき層151上に、開口から露出した無電解めっき層140上に、以下のように、電解ニッケルめっき、電解銅めっき、電解無光沢ニッケルめっき、電解金めっきを順に行ない、それぞれ、1μm、8μm、1μm、0.1μmの厚さに形成し、配線の主層となる電解めっき層152、及びバリアメタル層となる電解めっき層153を電解めっき形成した。

ここでは、8μ厚の銅めっき層が配線の主層で電解めっき層152に当たり、その上のニッケルめっき層、金めっき層がバリアメタル層となる電解めっき層153に当たる。

尚、銅めっき層下のニッケルめっき層は、Auからなるワイヤバンプ131と銅めっき層が合金化することを防ぐための層である。

<電解ニッケルめっき>

硫酸ニッケル（6水塩）	300 g / 1
塩化ニッケル（6水塩）	45 g / 1
ほう酸	40 g / 1
PCニッケル A-1	10 ml / 1
A-2	1 ml / 1
温度	50°C
電流密度	1 A / dm ²
時間	1分

<電解銅めっき>

硫酸銅（5水塩）	70 g / 1
硫酸	200 g / 1
塩酸	0.5 ml / 1
スパースロ-2000	光沢剤 10 ml / 1
スパースロ-2000	補正剤 5 ml / 1

温度	20°C
電流密度	4 A/dm ²
時間	12分

<電解無光沢ニッケルめっき>

WHNめっき液（日本高純度化学社製）

温度	50°C
電流密度	1 A/dm ²
時間	1分

<電解金めっき>

テンペレジスト K-91S（日本高純度化学社製）

温度	60°C
電流密度	0.4 A/dm ²
時間	1分

【0027】

次いで、レジストをアセトンにて剥離した（図6（f））後、配線部を損傷しないように露出した無電解めっき層151を、ニムデンリップC-11にてソフトエッティングして剥離除去した。（図6（g））

更に、触媒を除去するために、マコー株式会社製のウェットブラスト加工装置で、アルミナ砥材#1000（平均粒径11.5 μm）、砥材濃度20%、ポンプ圧0.5 kg/cm²、処理速度10 m/minの条件下でウェットブラスト処理を行った。

【0028】

次いで、洗浄処理を施した後、スクリーン印刷により、配線150を覆うように、絶縁層140全面に、感光性ソルダーレジスト（日立化成社製、BL-9700）を形成し、乾燥後厚さ15 μmとし、更に、所定のパターン版を用い、現像して、配線150の外部端子形成領域に開口を有するソルダーレジスト層160を形成した。（図6（h））

次いで、配線部150の外部端子形成領域である、ソルダーレジスト層160の開口部に半田ボールを搭載、リフローし、半田ボール170を形成した。（図

6 (i)

次いで、切断分離して、各半導体チップ毎に、外部端子が再配置された個別の半導体装置を得た。

このようにして、図1に示す半導体装置を得た。

【0029】

(実施例2)

実施例2は、図2に示す半導体装置を形成したもので、実施例1と同様にして、半導体チップ110の電極115上にワイヤバンプ131を、 $100\mu\text{m}$ の高さに形成し、更に、

銀ペーストを均一な厚さに（ $50\mu\text{m}$ 厚）にスキージーした面に、ワイヤバンプ131形成済のウエハをワイヤバンプ先端が銀ペースト面に接触するようにし、その後、引き上げて先端が尖った銀ペースト突起を形成し加熱、硬化し、銀ペースト硬化物からなる導電性ペースト硬化物部135を形成し、ワイヤバンプ131上にワイヤバンプ131と合せた高さを、乾燥後約 $150\mu\text{m}$ とした。（図7）

この後、ワイヤバンプ131、導電性ペースト硬化物部135を覆うように、トランスファー モールドにより、シリカフィラー入りのエポキシ樹脂で絶縁層180 μm 厚に形成した。

この後、実施例1と同様の処理を行い、図2に示す半導体装置を得た。

但し、研磨後の厚さは $130\mu\text{m}$ とした。

【0030】

(実施例3)

実施例3は、図3に示す半導体装置を形成したもので、実施例2の半導体装置作製において、ワイヤバンプ131上に、導電ペースト硬化部135を形成し、ワイヤバンプ131と合せた高さを乾燥後 $150\mu\text{m}$ とした後、トランスファー モールド法により、シリカフィラー入りのエポキシ樹脂で、ウエハの電極形成側の面に絶縁層140を $180\mu\text{m}$ 厚に、また反対側の面に絶縁層145を $130\mu\text{m}$ 厚に形成した。

その後、実施例1と同様の処理を行い、図3に示す半導体装置を得た。

【0031】

(実施例4)

実施例4は、図4に示す半導体装置を形成したものである。

先ず、電極部115のパッシベーション層開口が完了したウエハに対し亜鉛置換処理を施し、A1電極115表面にジンケート薄膜を形成した後、その上に無電解Niめっき、無電解Auめっきを、それぞれ、3μm厚、0.1μm厚に、順に施した。

次いで、導電ペースト材として、旭化成工業株式会社製のGP913を用い、マタルマスクを用いた印刷法により、導電性ペースト突起を形成し、これを、180°C、1時間加熱し、高さ150μmに形成した。(図8)

この後、実施例2と同様の処理を行い、図4に示す半導体装置を得た。

但し、研磨後の厚さは130μmとした。

尚、無電解Niめっきは実施例1と同様の薬液を用いて行なった。また、無電解Auめっきは以下のようにして行なった。

<無電解Auめっき>

レクトロレスAu (EEJA社製) 80°C、5分

【0032】

【発明の効果】

本発明は、上記のように、

基板に実装された状態での温度変化によるSiチップクラックを生じにくい構造の、更には、反りが発生しにくく、実装歩留まりの良い構造の、半導体チップの電極形成側の面に、外部端子を再配置した半導体装置の提供を可能とした。

同時に、そのような半導体装置の作製方法の提供を可能とした。

【図面の簡単な説明】

【図1】

本発明の半導体装置の実施の形態の第1の例の一部断面図

【図2】

本発明の半導体装置の実施の形態の第2の例の一部断面図

【図3】

本発明の半導体装置の実施の形態の第3の例の一部断面図

【図4】

本発明の半導体装置の実施の形態の第4の例の一部断面図

【図5】

図1に示す第1の例の半導体装置の作製の一部工程図

【図6】

図1に示す本発明の半導体装置の実施の形態の第1の例の図4に続く工程を示した工程断面図

【図7】

図2に示す第2の例の半導体を作製する際に導電性ペーストをワイヤバンプへに形成した図

【図8】

図4に示す第4の例の半導体を作製する際に導電性ペースト硬化部を形成した図

【図9】

従来のウエハレベルCSPの一部断面図


【符号の説明】

1 1 0	半導体チップ
1 1 5	電極（端子とも言う）
1 2 0	パッシベーション層
1 3 0	接続部
1 3 1	ワイヤバンプ
1 3 3	メタル層
1 3 5	導電性ペースト硬化物
1 4 0、1 4 5	絶縁層
1 5 0	配線（配線部とも言う）


- 151 無電解めっき層
- 152 電解めっき層（配線の主層）
- 153 電解めっき層（バリアメタル層）
- 160 ソルダーレジスト層
- 170 半田ボール（半田バンプ）

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】



【図8】



【図9】



【書類名】 要約書

【要約】

【課題】 基板に実装された状態での温度変化によるSiチップクラックを生じにくい構造の、更には、反りが発生しにくく、実装歩留まりの良い構造の、半導体チップの電極形成側の面に、外部端子を再配置した半導体装置を提供する。同時に、そのような半導体装置の作製方法を提供する。

【解決手段】 半導体チップの電極形成側の面上に配設された絶縁層上に配線を形成した半導体装置で、絶縁層上に形成された配線と半導体チップの電極とは、半導体チップの電極上に設けられたワイヤバンプ等の接続部を介して、電気的に接続されている。

【選択図】 図1

出願人履歴情報

識別番号 [000002897]

1. 変更年月日 1990年 8月27日

[変更理由] 新規登録

住 所 東京都新宿区市谷加賀町一丁目1番1号
氏 名 大日本印刷株式会社